Molti utenti pensano che un processore sia semplicemente un “pezzo di silicio” su cui si fanno delle connessioni metalliche, ma in realtà è molto di più: è un insieme stratificato di materiali, strutture e interconnessioni che formano transistor, elementi passivi, linee di alimentazione, conduttori, strati isolanti, connessioni verticali ecc. Tutto costruito con tecniche di fotolitografia, deposizione (depositing), incisione (etching), drogaggio (doping), planarizzazione e packaging.
Nel corso di questo post cercherò di descrivere il flusso completo: progettazione, produzione del wafer, processo fotolitografico, doping, metallizzazione, separazione (dicing), packaging, test e distribuzione. Poi affronterò le sfide e le tendenze attuali, come la miniaturizzazione (node scaling), l’EUV, l’integrazione 3D e le problematiche legate ai rendimenti produttivi.
---
Panoramica delle fasi principali
Possiamo schematizzare le macro-fasi di produzione di un processore come segue (semplificato):
1. Progettazione e simulazione
2. Produzione del wafer di silicio
3. Processi front-end (costruzione della struttura transistor + dielettrici + primi strati)
4. Processi middle / back-end (interconnessioni metalliche, via, passivazione)
5. Pianificazione del test e controllo qualità (defect inspection)
6. Separazione (dicing) e assottigliamento (back grinding)
7. Packaging e confezionamento del die
8. Testing finale e classificazione (binning)
9. Distribuzione
Ogni fase è a sua volta composta da decine (o centinaia) di sotto-passaggi, ciascuno con tolleranze strettissime e requisiti stringenti.
---
1. Progettazione e simulazione
Prima di mettere mano ai processi fisici, occorre definire l’architettura del processore: il set di istruzioni, le unità funzionali (ALU, floating point, cache, pipeline, unità di controllo, interfacce I/O, controller di memoria, ecc.). In un’era moderna, gran parte di questo lavoro viene fatto con strumenti di progettazione elettronica assistita (EDA, Electronic Design Automation).
a) Architettura e microarchitettura
Si definisce il ISA (Instruction Set Architecture), che stabilisce cosa il processore può fare (istruzioni, formato, registri, modalità di indirizzamento, ecc.).
Si definisce la microarchitettura, cioè come quell’ISA verrà realizzato in termini di pipeline, stadi, gestione della cache, branch predictor, gestione della memoria, unità vettoriali, ecc.
Vengono progettati i moduli individuali (ALU, decodificatore, unità di salto, unità moltiplicatrice, buffer, controller di cache ecc.).
Si fanno molte simulazioni per testare il comportamento e le performance attese (latenze, throughput, consumo energetico).
b) Sintesi logica e layout
Una volta che il design funziona a livello logico, si procede alla sintesi (conversione da gate logici / livello RTL a celle logiche).
Si fanno ottimizzazioni: riduzione del consumo, della dissipazione termica, del ritardo dei percorsi critici (critical paths).
Si trasforma il design logico in un layout fisico: posizionamento dei blocchi, routing (connessioni), ottimizzazione delle interconnessioni.
Si esegue il place & route (posizionamento delle celle e instradamento dei segnali).
Si verificano vincoli elettrici, integrità del segnale (signal integrity), rumorosità, sincronizzazione dei clock.
Questo processo può durare mesi o anni, a seconda della complessità del processore (soprattutto per CPU complesse con numerosi core). Inoltre, nella progettazione si includono ridondanze e margini, poiché non tutti i chip prodotti saranno perfetti.
Una volta finalizzato il “layout da produrre”, si generano i maschere (mask) necessari per i passaggi litografici successivi.
---
2. Produzione del wafer di silicio
Un processore ha bisogno di un supporto su cui costruire tutte le sue strutture: il wafer di silicio di grado elettronico. Vediamo come si ottiene.
a) Materia prima: silice e silicio
La materia prima di base è la sabbia di silice (SiO₂, silice) di elevata purezza. Da essa si ricava il silicio (Si) mediante processi chimici (riduzione, purificazione). Si produce silicio policristallino di alta purezza (polysilicon), che poi viene ulteriormente raffinato.
b) Crescita del cristallo (processo Czochralski)
Per avere un wafer monocrystalline (un cristallo unico, privo di difetti di grano), si usa generalmente il metodo Czochralski (CZ). Un cristallo seed (seme) viene immerso nel silicio fuso, e lentamente ruotato e ritirato, permettendo al silicio di depositarsi attorno al seed in modo ordinato, generando un cilindro, detto ingot. Durante la crescita si controllano impurità, temperatura, tensioni meccaniche e altri fattori.
c) Taglio e molatura dei wafer
L’ingot viene sezionato in dischi sottili (wafer) con taglio molto preciso, tramite seghe con diamanti. Questi wafer hanno uno spessore iniziale (es. qualche centinaio di micrometri) e un diametro standard (es. 200 mm, 300 mm, in casi sperimentali 450 mm).
Dopo il taglio, i wafer vengono lucidati (polishing) per ottenere una superficie liscia e piana, essenziale per i successivi processi litografici. Si fanno controlli su planarità, spessore uniforme, difetti, impurità residui.
d) Pulizia iniziale
I wafer vengono sottoposti a processi chimici di pulizia (anche con soluzioni aggressive) per rimuovere residui di polvere o composti indesiderati. Vengono usate soluzioni come “piranha”, soluzioni acide, lavaggi in acqua ultrapura, tecniche di “scrubbing” chimico meccanico etc.
A questo punto il wafer è pronto per entrare nel flusso delle lavorazioni front-end.
---
3. Processi front-end: costruzione dei transistor
La parte front-end si riferisce alla costruzione delle strutture attive del chip: transistor, gate, giunzioni droganti, ossidi isolanti, gate dielectrici, ecc. Spesso questa fase è la più delicata e controllata con altissima precisione.
Qui si ripetono centinaia di volte una sequenza di processi fondamentali: deposizione di film, fotolitografia, incisione (etching), drogaggio (ion implantation), ossidazione, planarizzazione (CMP: Chemical Mechanical Polishing), e così via.
Ecco i passaggi chiave:
a) Deposizione (Deposition)
Si depositano film sottili di materiali conduttivi, semiconduttivi o isolanti sopra il wafer. Esistono vari metodi:
Chemical Vapor Deposition (CVD): si fanno reagire gas precursori che, ad alte temperature, depositano materiale solido sulla superficie del wafer.
Physical Vapor Deposition (PVD): tecniche come sputtering o evaporazione, dove atomi del materiale sorgente vengono “sparati” (sputtered) o evaporati e finiscono sul wafer.
Atomic Layer Deposition (ALD): deposizione strato atomico per atomico con dosaggio molto preciso, utile per film ultrafini con spessore controllato.
Ossidazione termica: far ossidare il silicio a temperature elevate in presenza di ossigeno o vapore, per ottenere uno strato di ossido di silicio (SiO₂) come isolante.
Diverse varianti: LPCVD, PECVD, MOCVD, ecc.
Ogni strato depositato svolge un ruolo: isolante, gate dielectrico, barriera, strato conduttivo per connessioni, strato di riempimento, ecc.
b) Fotolitografia (Photolithography)
Questo è uno dei passaggi centrali che “disegna” il circuito sul wafer.
Procedura tipica:
1. Si applica sulla superficie del wafer un fotoresist (materiale fotosensibile), generalmente sotto forma liquida, distribuito uniformemente e poi “spinnato” per ottenere uno strato sottile uniforme.
2. Si effettua un baking per asciugare e fissare il fotoresist.
3. Si allinea una maschera (mask) che contiene la struttura del circuito (o parte di essa).
4. Si illumina il fotoresist con luce ultravioletta (o altri tipi, in tecnologie avanzate Europe Extreme Ultraviolet – EUV). La luce attraversa la maschera e modifica chimicamente il resist solo nelle aree esposte.
5. Dopo l’esposizione, si fa un post-exposure bake (PEB) per stabilizzare la reazione.
6. Si sviluppa il resist: la parte esposta (o non esposta, a seconda del tipo di resist, “positive” o “negative”) viene rimossa, lasciando il pattern (maschera) desiderato.
7. Il resist residuo funge da mascheramento per i processi successivi (etching, drogaggio, deposizione, ecc.).
Questo passaggio viene ripetuto molte volte (spesso decine di strati), ciascuno con maschere diverse che definiscono regioni diverse del circuito.
Un punto critico è la risoluzione: più il nodo tecnologico è avanzato, più il pattern deve essere finemente definito (passi da 10 nm, 7 nm, 5 nm, 3 nm e oltre). L’evoluzione dell’EUV (Extreme Ultraviolet) è una delle chiavi per ottenere pattern così piccoli.
c) Incisione (Etching)
Dopo aver definito il resist, si rimuovono i materiali non protetti per trasferire il pattern nel materiale sottostante. Ci sono vari metodi:
Wet etching: immersione in soluzioni chimiche che dissolvono il materiale nelle zone esposte.
Dry etching / plasma etching: si usano plasma o gas reattivi in condizioni controllate per rimuovere il materiale (tecniche come reactive-ion etching, RIE).
Deep reactive-ion etching (DRIE) per strutture profonde.
Atomic layer etching (ALE) per controlli atomici molto precisi.
L’etching può riguardare ossidi, nitruri, metalli, semiconduttori, e deve essere ben controllato per evitare di danneggiare parti vicine.
d) Drogaggio (Ion Implantation / Diffusion)
Dopo che il pattern è stato inciso in un film protettivo, alcune regioni del silicio vengono “drogate” (doping) con impurità (tipicamente boro, fosforo, arsenico) per modificare la conduttività elettrica: alcune regioni saranno di tipo p, altre di tipo n, a seconda del transistore (MOSFET) che si vuole costruire.
L’ion implantation consiste nell’accelerare ioni del dopante in un fascio e farli penetrare nel substrato. La profondità e concentrazione vengono controllate da energia del fascio e tempo. Spesso dopo l’impianto si fa un riscaldamento (annealing) per far “ricostituire” la struttura cristallina e attivare i dopanti.
In alcuni casi si usa diffusione termica, dove il wafer è esposto a gas contenenti il dopante ad alte temperature, e gli atomi diffondono nel silicio.
Quando si parla di gate dei transistor, spesso si usa la tecnica “self-aligned gate”, dove il gate funge da maschera per il drogaggio delle regioni source/drain.
e) Planarizzazione (CMP)
Dopo varie deposizioni e incisioni, la superficie del wafer diventa “irregolare” (step topografici). Per continuare con strati successivi, occorre ottenere superfici piane. Si usa la tecnica CMP (Chemical Mechanical Polishing), che mediante azione meccanica + chimica rimuove materiale in eccesso per livellare la superficie. Questo permette di mantenere uno spessore uniforme e alte prestazioni nei successivi passaggi litografici.
---
Ripetizione degli strati
Le azioni di deposizione, fotolitografia, incisione, drogaggio e planarizzazione vengono ripetute molte volte (decine) per costruire l’intero “stack” del processore: transistor, gate, source/drain, isolanti, moduli passivi, connessioni metalliche intermedie etc.
Ogni volta serve rigoroso controllo, calibrazione, ispezione per difetti e allineamento. Anche un piccolo difetto in un solo transistor può compromettere l’intero chip.
---
4. Middle / Back-end: interconnessioni metalliche, via e passivazione
Una volta completata la parte “attiva” (transistor, gate, ossidi, giunzioni), bisogna “collegare” tutto per far funzionare il circuito: creare strati di metallizzazione, vie verticali, connessioni power/ground, layer multipli di interconnessione e strati di protezione.
a) Metalli e metallizzazione (Interconnect)
Si depositano strati metallici (ad esempio rame, alluminio, tungsteno) che fungono da linee di conduzione tra transistor e componenti. Questi strati sono intervallati da strati isolanti (dielettrici) per evitare corto circuiti.
Durante la metallizzazione:
Si deposita un film isolante (es. ossido di silicio, nitruro)
Si apre il photoresist per creare i canali dove depositare il metallo
Si deposita il metallo (via sputtering, CVD, elettrodeposizione)
Si incide il metallo non protetto per formare le linee desiderate
Si riempiono i via (connessioni verticali)
Si ripete per più strati (in dispositivi moderni si hanno decine di strati di interconnessione)
b) Via e connessioni verticali
Le vias (o “vertical interconnect accesses”) collegano i vari strati metallici verticalmente. Queste possono essere fanghi piccolissimi (nano-dimensione) e devono essere posizionate con altissima precisione.
In tecnologie avanzate, si usano TSV (Through-Silicon Vias) per realizzare connessioni verticali attraverso il wafer, utili in strutture 3D.
c) Passivazione e protezione
Una volta terminata l’interconnessione, il chip viene rivestito con uno strato isolante protettivo (passivazione), che lo protegge da contaminanti e danni fisici. Si aprono aperture per i pad di collegamento esterno (bond pads).
Spesso, prima del packaging, si può anche depositare uno strato di metallo finale per migliorare la dissipazione termica del chip o collegare il die al package.
d) Controlli e ispezioni
Durante il processo back-end si fanno ispezioni ottiche e con fasci di elettroni (SEM) per rilevare difetti nei pattern, cortocircuiti, interruzioni nei metalli, deviazioni di dimensione. Il wafer viene misurato e monitorato costantemente con metrologia avanzata.
In linea di massima, il numero di passi produttivi tra front-end e back-end può superare il centinaio, e ciascuno richiede calibrature e controlli stringenti.
---
5. Test preliminare e controllo qualità (wafer test / probing)
Prima di procedere al taglio del wafer, è essenziale testare ogni “die” (chip potenziale) mentre ancora è parte del wafer.
Si collega il wafer a un sistema di probe (sonde) che toccano i pad del die per inviare segnali test.
Si eseguono test elettrici elementari: resistenza, cortocircuiti, funzionalità base, test di parametri.
Si marchiano i die buoni (good dies) e quelli difettosi (bad dies).
I die difettosi non verranno utilizzati o potranno essere “declassati” se alcune parti del chip funzionano.
Questo passaggio è cruciale per evitare di “pagare” il packaging di chip che non funzionano. Il test su wafer è chiamato wafer probing.
---
6. Separazione (dicing) e assottigliamento (back grinding)
Una volta completata la lavorazione e i test preliminari, il wafer viene separato nei singoli die (chip) e, se necessario, assottigliato.
a) Back grinding (assottigliamento)
Se il die risultante deve essere molto sottile (per packaging 3D o per ragioni meccaniche), si può ridurre lo spessore del wafer posteriore mediante grinding meccanico (back grinding). Si protegge la superficie con uno strato adesivo (back-grinding tape) per evitare danni.
b) Die singulation (dicing)
Il wafer viene tagliato in singoli die mediante:
Seghe diamantate ad alta precisione
Laser cutting
Tecniche di spacco (scribe & break)
Tecniche avanzate (plasma dicing)
I die restano su una pellicola adesiva (dicing tape) fino al recupero.
Dopo il dicing, i singoli die vengono prelevati (die pick) e inviati al processo di packaging.
---
7. Packaging (incapsulamento)
Il packaging trasforma il die (chip nudo) in un modulo utilizzabile, con connessioni elettriche esterne, protezione meccanica e termica, dissipazione del calore, interfacce con scheda madre.
a) Tipi di package
Esistono vari tipi di package, tra cui:
PGA (Pin Grid Array)
LGA (Land Grid Array)
BGA (Ball Grid Array)
Flip-chip (il die è capovolto e le sue connessioni vanno verso il package)
Package con interposer
Packaging 3D / 2.5D
b) Bonding / collegamento al package
Il die deve essere collegato elettricamente al package. Le tecniche includono:
Wire bonding: filo metallico (es. oro, alluminio) che collega i bond pad del die a piedini del package.
Flip-chip / bump bonding: il die è capovolto e attaccato su pad del package tramite microscopiche “bumps” conduttivi (sferette di stagno, lega, ecc.). Ciò consente connessioni più corte e migliori prestazioni elettriche.
Interposer / substrati multi-livello: connettori intermedi tra il die e il package esterno.
c) Riempimento e incapsulamento
Dopo il collegamento, si applicano materiali di riempimento (underfill) per rinforzare meccanicamente il collegamento e proteggere da stress termici.
Si applica una capsula protettiva (epossidica o plastica) per proteggere il die da umidità, corrosione o danni meccanici.
Si salda un dissipatore o un attach termico (heat spreader) se richiesto. Si marcano informazioni (numero di serie, lotto) e si sigilla il package.
d) Test finale sul chip incapsulato
Il chip in package (CiP) è nuovamente testato su banchi specializzati (“final test”). Si eseguono test funzionali completi, stress test, test di consumo, test termici, test di performance, test di compatibilità.
I chip che passano il test vengono classificati (binning) in base alla qualità delle prestazioni: frequenza massima, margini di potenza, consumo, numero di core attivi. Alcuni chip con difetti minori possono essere venduti con specifiche inferiori.
---
8. Classificazione (binning), rendimento e resa (yield)
Uno degli aspetti più critici nella produzione di CPU è il rendimento (yield), cioè la percentuale di die buoni ottenuti su un wafer.
Poiché ogni die contiene miliardi di transistor, anche un unico difetto può compromettere il chip.
Per migliorare il rendimento, i progettisti spesso includono ridondanze: se un modulo secondario (cache o unità) è difettoso, il chip può essere disattivato e venduto come versione “meno performante”.
I chip con margini migliori (più stabili, meno consumo, migliori performance) possono essere venduti a prezzo più alto.
Lo scaling a nodi più piccoli aumenta la densità, ma rende più difficile mantenere alti rendimenti, perché i difetti, l’effetto di variazioni e le imperfezioni diventano più critici.
Il binning è la classificazione dei chip in fasce in base alle prestazioni reali: es. un chip progettato per 4.5 GHz può essere venduto come 4.3 GHz se non soddisfa i margini sufficienti. Questa pratica aiuta a massimizzare l’utilizzo dei die buoni.
Il costo di produzione per wafer è fissato (dipende da macchinari, materiali, tempo). Aumentare la resa è essenziale per abbassare il costo per chip.
---
9. Distribuzione e integrazione nei sistemi
I chip testati e classificati vengono imballati (packaging esterno, confezione) e inviati ai clienti (aziende di sola progettazione che non hanno fab, chiamate fabless, come AMD, NVIDIA, Qualcomm) o direttamente ai OEM.
Una volta integrato in sistemi (schede madri, server, dispositivi embedded), il processore è pronto per essere utilizzato.
---
Le sfide moderne e le innovazioni
La produzione di CPU non è un’attività statica: ogni generazione comporta nuove sfide. Ecco alcune delle principali tendenze e problemi che i produttori affrontano:
Miniaturizzazione e scaling del nodo tecnologico
Ogni nuovo “node” (es. da 7 nm a 5 nm a 3 nm) richiede miglioramenti nelle tecniche litografiche, dei materiali e del controllo dei difetti.
Le regole fisiche (effetti quantistici, correnti parassite, leakage) diventano dominate a dimensioni così ridotte.
La densità transistor può aumentare, ma mantenere prestazioni, consumo e affidabilità diventa più difficile.
Il concetto di “nm” è oggi più una denominazione commerciale che un’indicazione precisa di dimensioni fisiche.
EUV e litografia avanzata
Per ottenere pattern così piccoli e precisi, le aziende utilizzano la litografia EUV (Extreme Ultraviolet) con lunghezza d’onda molto corta, che migliora la risoluzione dei pattern.
Commenti
Posta un commento